仮想接地メモリアレイのビット線間スペーサ

Abstract

1つの例示的な実施例によると、基板(434)内に位置するビット線(402、404、406)を含む仮想接地メモリアレイの製造方法は、2つの隣接するビット線(402、404、406)同士の間の基板(434)内に少なくとも1つの凹部(436、438)を形成するステップを備え、少なくとも1つの凹部(436、438)は仮想接地メモリアレイのビット線コンタクト領域(132)内に位置し、少なくとも1つの凹部(436、438)は基板(434)内の側壁(452)および底面(454)を規定する。少なくとも1つの凹部(436、438)を形成するステップ(370)は、ハードマスク部分(208、210、212)をマスクとして使用するステップを含み、ハードマスク部分(208、210、212)の各々はビット線(202、204、206)の上に位置する。本方法は、少なくとも1つの凹部(436、438)内にスペーサ(460、462)を形成するステップ(374)をさらに含み、スペーサ(460、462)は、隣接するビット線(402、404、406)間のビット線からビット線へのリークを低減する。本方法は、少なくとも1つの凹部(436、438)を形成するステップ(370)の前にスタックゲート構造(114、116、118)を形成するステップをさらに含み、各スタックゲート構造(114、116、118)はビット線(102、104、106)の上に、かつビット線に垂直に位置する。

Claims

Description

Topics

    Download Full PDF Version (Non-Commercial Use)

    Patent Citations (6)

      Publication numberPublication dateAssigneeTitle
      JP-2001230332-AAugust 24, 2001Sony Corp, ソニー株式会社不揮発性半導体記憶装置およびその動作方法
      JP-2003031699-AJanuary 31, 2003Mitsubishi Electric Corp, 三菱電機株式会社不揮発性半導体記憶装置およびその製造方法
      JP-2003338566-ANovember 28, 2003Fujitsu Ltd, 富士通株式会社Non-volatile semiconductor memory device and method of manufacturing the same
      JP-2509610-B2June 26, 1996テキサス インスツルメンツ インコ−ポレイテツド非揮発性メモリ
      JP-H09312351-ADecember 02, 1997Nec Corp, 日本電気株式会社Nonvolatile semiconductor memory device and manufacture thereof
      JP-H11340461-ADecember 10, 1999Toshiba Corp, 株式会社東芝Semiconductor device and fabrication thereof

    NO-Patent Citations (0)

      Title

    Cited By (0)

      Publication numberPublication dateAssigneeTitle